SAMA5D2系列MPU配备了多端口DDR-SDRAM控制器(MPDDRC)。

MPDDRC 是一款高带宽可压缩的 16 位或 32 位双重数据速率(DDR)多端口存储控制器,支持高达 512 字节的 8 字节 DDR2、DDR3、DDR3L、LPDDR1、LPDDR2 和 LPDDR3 设备。数据传输通过一个芯片选择的16/32位数据总线进行。

控制器采用以下电源运行:

• DDR2,LPDR1:1.8V
• DDR3:1.5V
• DDR3L:1.35V
• LPDDR2,LPDDR3:1.2V

原理图介绍

SAMA5D2-PTC-EK 是一款基于 8 层 PCB 制造的开发套件。该板卡配备了一颗 SAMA5D27/BGA289 MPU 以及两颗 Winbond DDR2-SDRAM 芯片（零件号：W972GG6KB-25）。

Layout介绍

1、SAMA5D2-PTC-EK Layer 1 (Top)的走线。

上图所示的布局示例展示了电路板顶层，该层主要用于 DDR2-SDRAM 的布线。部分地址信号及差分时钟信号部署于顶层，其走线宽度与最小间距均符合要求；这些参数均等于或大于最低要求值。此外，CK/CKn 信号与其他所有信号之间的间距为 10 mils，亦大于最低要求值。

2、SAMA5D2-PTC-EK Layer 8 (Bottom)的走线。

上图所示的布局示例展示了 DDR2-SDRAM 布局的底层。来自两条数据通道的信号在底层进行路由，分别对应数据通道 2（D16-D23）和数据通道 0（D0-D7），包括其各自的 DQS /DQSn 和 DQM 信号。所采用的走线宽度为 5 mils，间隙为 10 mils。在极短距离处（通常指信号路径为离开密集 BGA 区域所需经过的路径），间隙值可能会略低于最小要求值。此情况仅适用于密集布线设计，且仅在无其他可行解决方案时采用。这些信号还进行了长度匹配。

3、SAMA5D2-PTC-EK Layer 5 (VDD)

上图展示了电路板的第5层，该层用作电源平面。高亮显示的区域涵盖属于 DDR2-SDRAM 信号布线的走线，并作为第6层信号阻抗匹配的参考平面（参见层叠结构图）。此外，该区域不存在任何高速信号的分隔情况。

4、SAMA5D2-PTC-EK Layer 6

上图所示的所有迹线宽度及间隙均符合通用设计规范。

5、SAMA5D2-PTC-EK PCB 叠层设计

---

Layer Name	Type	Material	Thickness [mm]	Thickness [mil]	Dielectric Material	Dielectric Constant
Top Overlay	Overlay	–	–	–	–	–
Top Solder	Solder Mask/Coverlay	Surface Material	0.01016	0.4	Solder Resist	3.5
TOP	Signal	Copper	0.035052	1.38	–	–
Dielectric1	Dielectric	Core	0.092202	3.63	FR-4	4.5
GND02	Signal	Copper	0.035052	1.38	–	–
Dielectric2	Dielectric	Core	0.130048	5.12	FR-4	4.5
ART03	Signal	Copper	0.035052	1.38	–	–
Dielectric3	Dielectric	Core	0.35052	13.8	FR-4	4.5
PWR04	Signal	Copper	0.035052	1.38	–	–
Dielectric4	Dielectric	Core	0.130048	5.12	FR-4	4.5
PWR05	Signal	Copper	0.035052	1.38	–	–
Dielectric5	Dielectric	Core	0.35052	13.8	FR-4	4.5
ART06	Signal	Copper	0.035052	1.38	–	–
Dielectric6	Dielectric	Core	0.130048	5.12	FR-4	4.5
GND07	Signal	Copper	0.035052	1.38	–	–
Dielectric7	Dielectric	Core	0.092202	3.63	FR-4	4.5
BOTTOM	Signal	Copper	0.035052	1.38	–	–
Bottom Solder	Solder Mask/Coverlay	Surface Material	0.01016	0.4	Solder Resist	3.5
Bottom Overlay	Overlay	–	–	–	–	–