2026-08-08
硬件-PCB设计
0

目录

一、串扰的两种类型与成因
二、串扰的计算公式
三、串扰的问题与回答
四、微带线 vs. 带状线的串扰
五、防串扰的应用

一、串扰的两种类型与成因

串扰是信号能量通过互容和互感耦合到邻近走线(受害线)的现象。它分为两种:

近端串扰(NEXT):发生在靠近受害线信号源的一侧。 远端串扰(FEXT):发生在靠近受害线接收端的一侧。

这两种串扰的大小,取决于容性耦合和感性耦合的强弱对比。

二、串扰的计算公式

kb=14(CmCt+LmLt),kf=12(CmCtLmLt)k_b = \frac{1}{4} \left( \frac{C_m}{C_t} + \frac{L_m}{L_t} \right), \quad k_f = \frac{1}{2} \left( \frac{C_m}{C_t} - \frac{L_m}{L_t} \right)

后向(近端)串扰系数 k_b 和前向(远端)串扰系数 k_f。C_m/C_t 是相互容量与自身容量之比,L_m/L_t 是相互电感与自身电感之比。微带线中感应耦合偏强,k_f 为负。

Lsat=trv2,v=cεeffL_{sat} = \frac{t_r v}{2}, \quad v = \frac{c}{\sqrt{\varepsilon_{eff}}}

饱和耦合长度 L_sat 和PCB上的传播速度 v。t_r 是信号上升时间,c 是光速,ε_eff 是有效相对介电常数(约为3)。

NEXT=kbmin(1,Lsat),FEXT=kftrv\text{NEXT} = k_b \cdot \min \left( 1, \frac{\ell}{L_{sat}} \right), \quad \text{FEXT} = \frac{|k_f| \ell}{t_r v}

相对于耦合长度 ℓ 的近端与远端串扰。近端随耦合长度增加但在 L_sat 处饱和,远端不饱和,随耦合长度成正比增大。

三、串扰的问题与回答

🙋「串扰」就是信号从一条配线漏到隔壁的配线对吧?但配线没有直接连接,怎么会漏过去呢?

🎓说得好!正是「没有直接连接却漏过去」这就是串扰。PCB上相邻的两条配线平行走时,其中一条(加害线)有快速变化的信号时,那条配线周围产生的电场和磁场会传到隔壁的配线(受害线)。电场产生容量耦合,磁场产生感应耦合,这两种耦合都会在受害线上加上小的噪声电压。配线距离越近,这种耦合就越强。

🙋明白了。但我看计算结果上,有「近端」和「远端」两种串扰。既然都是串扰,为什么分两种呢?

🎓很好的问题。耦合产生的噪声在受害线上向「前」和「后」两个方向传播。向后传播(指向加害线的信号源端)叫近端串扰(NEXT),向前传播(与信号同方向)抵达受害线远端的叫远端串扰(FEXT)。这两个方向的行为完全不同。NEXT 随着耦合长度增加而增大,但超过某个长度后会饱和,不再增加。FEXT 则不会饱和,只要耦合长度越长,FEXT 就越大。

🙋等等,NEXT 会饱和?我改变左边的「平行耦合长度」,发现 NEXT 的数字确实在某个地方停止增长了。这是为什么?

🎓这就是 NEXT 最有趣的地方。向后的噪声是在加害信号沿着耦合区间传进时,不断产生并向信号源方向堆积的。但当耦合长度超过「饱和耦合长度」后,新产生的噪声只是与旧噪声相替换,幅度就保持不变了。饱和耦合长度由信号的上升时间决定,上升越快,饱和长度越短。所以如果 NEXT 已经饱和了,要减小它就不能靠缩短耦合长度,只能增加配线间距。

🙋那 FEXT 怎么减小呢?既然不饱和,长并行配线不就危险了吗?

🎓说对了,FEXT 确实随着平行走线的长度增加而增大。所以第一个对策就是「缩短平行走线的长度」。另外,FEXT 随上升速度越快而越大,所以避免让信号上升太快也有帮助。微带线配线因为容量耦合和感应耦合不能完全相消,FEXT 永远不会为零。常见的解决办法是把高速重要信号走内层(stripline),这样两种耦合就能互相抵消,FEXT 就接近为零了。

🙋配线间距看来很重要。我经常听到「3W法则」,这是什么?

🎓3W法则就是「相邻配线的边缘间距要达到配线宽度的3倍以上」的经验法则。间距达到宽度的3倍时,相互耦合会大幅下降,可以抑制约70%以上的串扰。比如时钟、复位这样对噪声敏感的信号一定要用3W,数据线等不太敏感的信号在面积紧张时可以用2W妥协。用这个工具缩小配线间距,你会看到3W的判定变红,NEXT 突然大幅跳升,一下子就能看出3W法则的重要性。

四、微带线 vs. 带状线的串扰

表层微带线 (Microstrip)

  • 特点:电磁场一部分在FR4中,一部分在空气中。
  • 串扰特性:容性耦合 < 感性耦合,两者无法抵消。因此,远端串扰(FEXT)显著,且通常大于近端串扰,成为主要问题。
  • 设计策略:重点抑制远端串扰。一个有效的方法是让相临走线的信号传输方向相反(交叉布线),利用极性效应使远端串扰相互抵消。

内层带状线 (Stripline)

  • 特点:被上下两个参考平面完全包裹,电磁场完全在FR4介质中。
  • 串扰特性:容性耦合 ≈ 感性耦合,两者几乎完全抵消。因此,远端串扰(FEXT)极小,而近端串扰(NEXT)成为主要考虑对象。
  • 设计策略:专注于控制近端串扰。因为远端串扰微弱,相邻走线信号方向相同(非交叉布线)也无妨,走线方向对串扰影响不大。

📊 两种走线串扰计算差异对比

特性顶层微带线 (Microstrip)内层带状线 (Stripline)
主要串扰类型远端串扰 (FEXT)近端串扰 (NEXT)
耦合情况感性耦合占主导,容性 < 感性,无法抵消容性 ≈ 感性,两者几乎完美抵消
远端串扰(FEXT)量级大(如仿真中远端0.3V,近端0.05V)非常小,通常可忽略
信号布线建议相邻层走线方向垂直,同层强相关信号交叉布线 (Direction Opposite)更关注近端串扰,走线方向要求相对宽松

五、防串扰的应用

  1. **连接器·电缆·背板:**串扰不只是PCB内部的问题。连接器引脚排列、带状电缆相邻导线、背板并行配线都遵循同样的物理规律。连接器设计中常在信号引脚间插入接地引脚来隔离加害和受害线;电缆中往往采用「接地-信号-接地」的排列方式来抑制串扰。
  2. **差分信号对与高速接口:**USB、以太网、MIPI等差分信号中,对内的两条线是有意紧密耦合的,但相邻对之间的「对间串扰」就成为噪声。对间间距要明显大于对内间距,对之间的平行区间要尽可能短。过大的串扰会使差分共模噪声抑制不足,留下不可接受的偏斜和抖动。
  3. **高速数字PCB配线设计:**DDR内存、PCI Express、HDMI、SerDes链路等为数十至数百ps的高速信号中,串扰会直接削减时序裕度和眼图开度。设计人员需要按3W法则确保配线间距,管理数据总线的平行走线长度,并在敏感时钟两侧放置保护线。

本文作者:ZeroEngineer

本文链接:

版权声明:文章部分内容来源网络分享知识和经过人工智能加工处理过。如有侵权,请联系 1213190608@qq.com 进行删除。