下面分步骤拆解，结合 H750 的硬件环境给你算一遍：

1. 晶振手册里的 12pF 到底是什么？

晶振手册标称的 Load Capacitance ($C_L$) = 12pF，不是让你直接焊两个 12pF 的电容。

它指的是：晶体起振所需的两端之间的总等效电容。

在电路拓扑中，这两个外部电容是串联关系，加上中间的晶体，等效公式为：

• C1​：连接 XTAL_IN 的外部匹配电容
• C2​：连接 XTAL_OUT 的外部匹配电容
• Cstray​：整个回路的寄生电容（PCB + MCU 引脚 + 内部走线）

C1 = C2时：

2. 寄生电容 Cstray​ 从哪来？（为什么是 18pF？）

在 STM32H750 这类高速 MCU 的 PCB 设计中，寄生电容主要由以下几部分组成：

1. PCB 走线寄生：晶振到 MCU 引脚的走线（即使很短，FR4 板材上也有 0.5~1pF/cm 的寄生）。
2. MCU 引脚寄生：STM32 的 OSC_IN/OSC_OUT 引脚本身有输入电容 Cin​（H7 系列通常在 5pF ~ 7pF​ 左右，具体需查 DS 或 RM）。
3. PCB 板材与焊盘：晶振和电容的焊盘对地寄生，以及参考平面的耦合电容（通常 0.3pF ~ 0.5pF）。

工程经验估算：对于 H7 这种 BGA 封装，加上 4~6 层板设计，保守估计 Cstray​ 通常在 3pF ~ 5pF​ 之间。

3. 代入计算：12pF 怎么变成 18pF？

为了简化计算，我们通常取 CG​=CD​=C（对称设计）。

已知 CL​=12pF，取 Cstray​=4pF（H7 常见值），代入公式：

考虑到实际生产中电容的误差（NPO C0G 电容通常 ±5% 或 ±0.25pF），以及为了给 Cstray​ 留一点余量（防止负载电容偏小导致频率偏快），选型时向上取整到 18pF 是业内非常标准的做法。

验证：如果实际焊了 18pF，那么晶体两端的等效 CL​ 为：

这非常接近标称的 12pF，且在晶振的容忍范围内。

4. 针对 STM32H750 的额外注意事项

1. AN2867 文档：ST 官方专门有一篇应用笔记 《AN2867 Oscillator design guide for STM32 MCUs》，里面详细列出了不同 H7 型号的 Cin​ 值和推荐计算公式。做 H7 设计前建议必读。

2. 反馈电阻 RF​：STM32H7 内部已经集成了这个反馈电阻（通常在 MΩ 级别），不需要像 51 单片机那样在外部跨接一个 1M 电阻。

3. 驱动等级与增益：H7 的 HSE 振荡器驱动能力较强。如果晶振的 ESR 过大，或者外部负载电容选得过大（比如直接焊 30pF），可能会导致晶振起振时间过长甚至不起振。

4. Layout 铁律：

   • 晶振尽量靠近 MCU（H7 的 TFBGA 封装，走线长度建议 < 10mm）。

   • 晶振底部不要走其他信号线，最好铺地铜屏蔽。

   • CG​ 和 CD​ 的接地点必须直接通过最短路径连接到 MCU 的 VSS 引脚（不要绕到系统地平面再过去）。

总结

12pF 是晶振的“目标等效负载”，18pF 是考虑了 PCB 和 MCU 引脚寄生后的“实际物料选型”。