一、4层PCB的各层描述

序号	英文	中文	功能描述
1	Top Overlay	顶层面丝印	顶层印字符-R1，C1，U1的字符
2	Top Solder	顶层阻焊层	顶层铺油-绿油，蓝油，哑黑油--就是板子看到的颜色
3	Top Layer	顶层走线	就是顶层的铜线
4	Dielectric1	绝缘层	-
5	GND	内层铺铜-GND	内层的铜线
6	Dielectric1	绝缘层	-
7	VCC	内层铺铜-VCC	内层的铜线
8	Dielectric1	绝缘层	-
9	Bottom Layer	底层走线	就是底层的铜线
10	Bottom Solder	底层面阻焊	底层铺油-绿油，蓝油，哑黑油--就是板子看到的颜色
11	Bottom Overlay	底层面丝印	底层印字符-R1，C1，U1的字符

图：Alitium Designer的叠层设计

---

二、4层PCB的带阻抗设计

1、阻抗设计要求背景

通俗解释：不做阻抗控制，高速信号就像“在颠簸碎石路上狂飙的法拉利”——要么跑不起来，要么直接失控翻车。

1）防止信号“打回来”（反射问题）

• 物理原理：信号在PCB里跑，本质上是在“导线”和“参考地”之间传输电磁波。如果走线的特性阻抗（比如50Ω）和芯片输出端的阻抗（通常也是50Ω）不一致，就像水管突然变细了。

• 后果：当信号冲到阻抗突变的地方（比如从50Ω线进入75Ω的焊盘），一部分信号会继续前进，另一部分会原路弹回来。这个弹回来的“回声”会叠加在原始信号上，造成过冲（电压飙高）或振铃（来回震荡），轻则导致数据误码，重则直接烧毁芯片输入端。

2）确保“对端能听清”（功率最大传输）

• 物理原理：根据最大功率传输定理，当信号源内阻、传输线阻抗、负载阻抗三者相等时，信号的能量才能100%被接收端吸收。这段话的等效意思是源端内阻（Rs）= 传输线特性阻抗（Z0） ，负载端阻抗（RL）= 传输线特性阻抗（Z0）

• 后果：如果阻抗不匹配，接收端只能收到部分能量，剩下的被反射回去。对于高速DDR内存或射频天线，这意味着通信距离变短或接收灵敏度下降——比如手机明明显示有信号，但通话就是断断续续。

3）控制“辐射泄漏”（EMI电磁干扰）

• 物理原理：微带线和带状线的阻抗，决定了电磁场是紧紧束缚在走线和参考平面之间，还是向外扩散到空气中。

• 后果：如果阻抗设计不合理（比如线宽太窄导致阻抗过高），电磁场就会“溢出”到PCB外部，成为天线。这会导致两个恶果：

  • 对外：辐射超标，过不了FCC（美国联邦通信委员会）或CE（欧盟强制性认证）等安规认证，产品无法上市。
  • 对内：干扰板上的其他敏感电路（比如音频放大器产生“滋滋”底噪，或者GPS搜不到星）。

4）保证“时序不混乱”（信号延迟一致）

• 物理原理：阻抗受介电常数（板材材质）和走线结构影响。而信号的传播速度，直接取决于介电常数。

• 后果：在DDR内存等并行总线中，一组数据线（比如DQ0~DQ7）必须同时到达CPU。如果每条线的阻抗不同（因为线宽不一致或参考层不连续），它们的传播速度就不同，导致数据到达时间有先后（这叫“时序偏移”）。为了解决这个问题，CPU不得不降低频率来等最慢的那条线——性能直接打折扣。

5） 现实中的“必选项”（不是可选项）

• 芯片厂家强制要求：现在几乎所有DDR4/DDR5、PCIe、USB3.0、HDMI、千兆以太网的芯片规格书里，都明确写着“PCB走线必须控制阻抗为XX欧姆（±10%）”。不按要求做，芯片可能直接不工作。

• 板厂制造能力：现在主流PCB板厂都能做阻抗控制，他们会通过调整线宽、线距和介质厚度来满足你的要求。你只需要在发板时注明“差分阻抗100Ω”或“单端阻抗50Ω”，板厂就会帮你调整工艺。

场景	不做阻抗控制	做了阻抗控制
信号波形	方波变成“过山车”（过冲+振铃）	方波干净利落，边沿陡峭
通信距离	USB线超过半米就掉线	USB能稳定跑满标称长度
EMI测试	辐射超标，加屏蔽罩都没用	辐射安静，轻松过认证
调试难度	死机随机，查不出原因	信号稳定，问题可复现

---

2、阻抗设计叠层设计实例

1）实例1，阻抗设计单端50欧姆，差分100欧姆，使用嘉立创叠层JLC04161H-7628。

阻抗模板	JLC04161H-7628(通用/成品板厚1.59mm±10%)	总厚度范围	1.43 ~ 1.75
层名	材料	厚度（mil）	厚度（mm）
L1	外层铜厚1oz	1.38	0.035
PP	7628 RC49% 8.6mil	8.28	0.2104
L2	内层铜厚	0.6	0.0152
芯板	1.1mm H/HOZ 含铜	41.93	1.065
L3	内层铜厚	0.6	0.0152
PP	7628 RC49% 8.6mil	8.28	0.2104
L4	外层铜厚1oz	1.38	0.035

控制	参考层	阻抗类型	要求值	计算值(mm)
L1	L2	单端	50+/-10%	0.3493
L1	L2	差分	100+/-10%	线宽0.1773mm/线距0.15mm)

2）实例2，阻抗设计单端50欧姆，差分100欧姆，使用嘉立创叠层JLC04081H-331。

阻抗模板	JLC04081H-3313(通用免费/成品板厚0.80±0.10mm)	总厚度范围	0.69 ~ 0.89
层名	材料	厚度（mil）	厚度（mm）
L1	外层铜厚1oz	1.38	0.035
PP	3313 RC57% 4.2mil	3.91	0.0994
L2	内层铜厚	0.6	0.0152
芯板	0.5mm H/HOZ 不含铜	19.68	0.5
L3	内层铜厚	0.6	0.0152
PP	3313 RC57% 4.2mil	3.91	0.0994
L4	外层铜厚1oz	1.38	0.035
总厚度			0.7992

|控制|屏蔽|阻抗类型|要求值|计算值(mm)|计算值(mil)| |:---:|:---:|:---:|:---:|:---:| |L1|L2|单端|50+/-10%|0.3493|6.16| |L1|L2|差分|100+/-10%|线宽0.11mm/线距0.15mm)|线宽4.3mil/线距6mil)|